报告讲座 > 正文

张志勇: 碳纳米管晶体管——现状和挑战
发布日期:2018-06-06  字号:   【打印

报告时间2018年6月10日(星期日)10:30

报告地点:屯溪路校区材料楼301室

  :张志勇 教授

工作单位北京大学 

举办单位:电子科学与应用物理学院/微电子学院

报告人简介

张志勇,博士,北京大学信息科学技术学院教授,博士生导师。主要研究领域为纳米电子学,近十年主要从事碳纳米管晶体管和集成电路研究。入选教育部新世纪优秀人才计划,首届中组部“万人计划-青年拔尖人才支持计划,2013年获得基金委“优秀青年基金”项目支持,并获2013年教育部自然科学一等奖(2/8),2016年国家自然科学二等奖,2016年茅以升青年科技奖。在碳基纳米器件领域发表论文120余篇,SCI总引用4300余次,H因子为33。相关工作15次被写入国际半导体技术路线图(ITRS)“新兴研究材料”与“新兴研究器件”报告,入选2017年中国高校十大科技进展。

报告简介

集成电路的发展,需要尺寸不断改进晶体管:提升性能、缩减尺寸、降低功耗。半导体碳纳米管具有优异的电学特性,是构建亚10纳米以下场效应晶体管的理想沟道材料。过去十年,我们针对碳纳米管电子学发展了一系列关键技术,包括:n型弹道晶体管的实现,无掺杂CMOS技术,高k栅介质和自对准结构。基于这些关键技术,我们实现了栅长10纳米的碳纳米管CMOS场效应晶体管,主要器件性能均超过了最主流的Intel公司14纳米硅基CMOS器件5倍以上。通过优化器件结构,采用石墨烯作为源漏接触,实现了亚5nm栅长的碳管晶体管,器件主要性能已接近测不准原理极限。在此基础上,我们详细分析了碳纳米管CMOS技术的发展潜力,以及其在5纳米及以下技术节点实用化面临的主要问题和可能的解决方案。

传统MOS晶体管中亚阈值摆幅的热激发限制(60 mV/Dec)限制了集成电路的工作电压不能低于0.64V。我们提出了一种新型的“狄拉克源晶体管” (DS-FET),采用石墨烯等狄拉克材料作为一个“冷”的电子源,用碳纳米管作为沟道,构建了能够在室温工作环境下简单、稳定的实现小于60毫伏/量级的亚阈值摆幅的新型晶体管,同时具有比传统MOSFET更高的驱动电流,满足未来超低功耗(Vdd<0.5V)集成电路对晶体管的需要。

(鲁迎春/文)  
编辑:徐小红
0